H TSMC, aujourd'hui première puissance mondiale en termes de production de semi-conducteurs, on nous informe que démarre la construction d'une unité de production de puces avec échelle d'intégration de 2 nm.
Σselon son rapport DigiTimes, traduit par un utilisateur de Twitter @chiakokhua, sauf centre de recherche et développement d'intégration 2nm, La construction de l'unité de production respective a déjà commencé.
Il est à noter, bien sûr, que l'échelle d'intégration de 2 nm ne fait pas référence à la longueur du transistor, mais plutôt aux distances entre eux (chaque entreprise veut dire quelque chose de différent).
La nouvelle installation sera située près du siège de TSMC dans le parc scientifique de Hsinchu, à Taïwan.. Le rapport confirme les derniers détails sur le procédé 2 nm de TSMC, en particulier l'utilisation de la technologie Porte-All-Around (GAA).
En plus des progrès sur la question de l'échelle d'intégration, TSMC a également des plans pour le développement de méthodes d'emballage. Ce développement inclut des technologies telles que SoIC, InFO, CoWoS et WoW.
Toutes ces technologies sont considérées comme « 3D Fabric » par TSMC, bien que certains soient en fait 2.5D. Ces technologies seront utilisées pour la production de masse dans les installations "ZhuNan" et "NanKe", au second semestre 2021, alors qu'ils devraient contribuer de manière significative aux revenus de l'entreprise.
Enfin, il est précisé que son rival Samsung utilise la technologie d'emballage 3D X-cube, mais cette technologie attire les clients à un rythme plus lent que les technologies TSMC, principalement en raison du coût.
